Section
 

A IEDM 2005 la STMicroelectronics presenta la più piccola cella Flash NOR

L’azienda, leader nell’innovazione, presenta i più recenti risultati ottenuti nelle tecnologie per Memorie Non Volatili e CMOS

Ginevra, 5 dicembre 2005 – La STMicroelectronics, una delle società di semiconduttori più innovative al mondo, parteciperà all’annuale International Electronic Devices Meeting (IEDM) che si tiene dal 5 al 7 dicembre 2005 a Washington, DC, presentando 13 diverse relazioni di cui è co-autore. Fra i contributi più importanti della ST spiccano la prima presentazione mondiale di una tecnologia Flash NOR da 65nm che permette di ottenere celle di memoria molto piccole (solo 0,042 micron quadrati) e una nuova architettura HBT (transistore bipolare a eterogiunzione) adatta a sviluppare piattaforme RF ad alte prestazioni e basso costo basate sulla tecnologia CMOS, per le applicazioni più complesse.

Laurent Bosson, Executive Vice President, Front-End Technology and Manufacturing della STMicroelectronics, ha commentato: “La qualità e la quantità della nostra presenza a questa edizione di IEDM illustrano ancora una volta i punti di forza della ST nella Ricerca & Sviluppo, la nostra abilità nel superare le frontiere più avanzate dell’innovazione, la capacità di favorire l’industrializzazione delle più evolute tecnologie a semiconduttore. L’eccezionale know-how che abbiamo dimostrato di aver raggiunto nella ricerca è la prova della capacità della ST di lavorare in stretta collaborazione con i propri partner, come l’Alleanza Crolles2 e alcuni istituti di ricerca di fama mondiale in diversi paesi.”

Confermando ancora una volta la leadership nelle Memorie Non-Volatili (NVM), la ST presenterà una tecnologia Flash NOR da 65nm che permette di ottenere celle di memoria molto piccole, solo 0,042 micron quadrati, per prodotti ad alte prestazioni con 1 bit/cella o 2 bit/cella. Per rispondere alle esigenze delle odierne applicazioni wireless, che hanno bisogno di memorie Flash di grandi dimensioni con prestazioni sempre più elevate, la ST utilizza un approccio basato sui saliciuri di cobalto e tre livelli di metallizzazione in rame, per integrare una matrice Flash NOR da 65nm con logica CMOS a bassa tensione per sistemi a 1,8V.

Ponendo le basi per la realizzazione di piattaforme RF-CMOS economiche ad alte prestazioni, i ricercatori della ST di Crolles, in Francia, hanno sviluppato un’architettura SiGeC HBT (transistore bipolare a eterogiunzione) a basso costo per substrati convenzionali in silicio e SOI (Silicon On Insulator). I nuovi dispositivi vengono prodotti aggiungendo solo quattro maschere al processo CMOS di base e il nuovo layout di emettitore “frammentato” minimizza la resistenza del collettore, completamente impiantato.

Oltre al grande numero di lavori che la ST presenta a IEDM 2005, Benedetto Vigna, Direttore della Business Unit MEMS della ST, terrà la relazione introduttiva durante la sessione plenaria presentando le prospettive della ST nelle applicazioni, prodotti e tecnologie MEMS. Gli esperti della ST sono stati invitati a partecipare anche alle tavole rotonde sul futuro delle Memorie Non Volatili e della Ricerca e Sviluppo nei Semiconduttori.

I dispositivi micro-elettro-meccanici (MEMS) sono impiegati in un numero crescente di applicazioni nei mercati dell’auto, industriale, informatico e nell’elettronica di consumo. La ST è all’avanguardia nella ricerca e industrializzazione dei MEMS. La presentazione durante la sessione plenaria identifica nuovi mercati e applicazioni, come reti di sensori wireless, pillole intelligenti e Lab-on-Chip che potranno sfruttare con vantaggio strutture meccaniche con microlavorazioni di precisione, di piccole dimensioni, a basso consumo ed economiche ottenute su un substrato di silicio.

La tecnologia PCM (memoria a cambiamento di fase) si sta dimostrando sempre più interessante come principale candidato per la prossima generazione di memorie non volatili. Due relazioni, preparate dai ricercatori della ST di Agrate, in Italia, in collaborazione con il Politecnico di Milano studiano i comportamenti dei materiali calcogenuri amorfi che costituiscono le celle di una memoria PCM, analizzando le dinamiche di recupero e gli impatti della cristallizzazione sulla ritenzione dei dati.

Altri due lavori si occupano degli importantissimi aspetti della riduzione delle geometrie e della affidabilità nelle strutture di memoria non volatile. Un articolo, scritto in collaborazione con alcuni ricercatori del Politecnico di Milano, presenta una nuova tecnica sperimentale per analizzare i difetti da stress nell’ossido di silicio, mentre un secondo articolo, redatto dalla ST con CEA-LETI, l’Università di Pisa e il CNRS descrive uno studio sul comportamento elettrico delle discrete trap nelle Memorie Non-Volatili nella fase di ritenzione dei dati e il loro impatto sulle variazioni della geometria della cella.

La ST Crolles, assieme a CEA-LET e altri partner di ricerca, presenterà una relazione sulla fabbricazione di pMOSFET strained-Ge a canale ultra corto per CMOS a doppio canale ad alte prestazioni. I risultati sperimentali dimostrano un’eccezionale miglioramento nei guadagni della mobilità delle lacune con un dielettrico di gate sottile ad alta costante dielettrica (high-k), ottenuto ottimizzando l’eterostruttura strained Silicio-Germanio.

Un articolo sulla convergenza delle tecnologie CMOS e MEMS su silicio presenta il MOSFET a gate sospeso come la possibile soluzione architetturale per un commutatore integrato di corrente, con una eccezionale pendenza sotto-soglia di 2mV/decade e un ridottissimo leakage di gate.

Congiuntamente a Philips e Freescale, la ST presenterà a IEDM 2005 gli ultimi successi dei gruppi di ricerca che stanno sviluppando progetti comuni nell’ambito dell’Alleanza Crolles2. Fra questi, le prime celle SRAM funzionanti con gate NiSi TOSI (Totally Silicide), fabbricati con una sofisticata tecnologia CMOS industriale, di produzione; un’avanzata architettura di backend Trench First Hard Mask (TFHM) per integrare film dielettrici di nuova generazione a bassa costante dielettrica (low-k) per i nodi tecnologici con geometrie da 65nm o inferiori; la dimostrazione dell’effetto positivo di annealing a T>475 °C sui danni di carica in materiali Hf; le potenzialità della tecnica LSA (Laser Speak Annealing) nella riduzione delle geometrie CMOS, per integrare in modo efficiente elementi da 30nm in una piattaforma standard di produzione da 45nm.

Alcune informazioni sulla STMicroelectronics
La STMicroelectronics è leader a livello globale dallo sviluppo alla consegna, nelle soluzioni a semiconduttore per tutta la gamma di applicazioni microelettroniche. Grazie ad un'ineguagliata combinazione di esperienza nel silicio e nei sistemi, grandi capacità manifatturiere, portafoglio di proprietà intellettuale e partner strategici, l'azienda è all'avanguardia nella tecnologia del System-on-Chip (sistema completo su singolo chip) e i suoi prodotti hanno un ruolo essenziale nel rendere possibile l'attuale convergenza di applicazioni e mercati. Le azioni della Società sono quotate al New York Stock Exchange, a Euronext Paris e alla Borsa Italiana. Nel 2003 i ricavi netti della Società sono stati pari a 7,24 miliardi di dollari e gli utili netti a 253 milioni di dollari. Per ulteriori informazioni sulla STMicroelectronics consultare il sito www.st.com.  


Per maggiori informazioni selezionare il contatto appropriato.