 | |
|
 | ||
 |
| |
STMicroelectronics a présenté
la plus petite cellule flash NOR du monde lors de la conférence
IEDM 2005
| | |
| | | ||||||||||||||||
| ST présente ses toutes
dernières avancées en mémoires non volatiles et en
technologie CMOS Genève, le 5 décembre 2005 – STMicroelectronics, l’un des fabricants mondiaux de semiconducteurs les plus innovants, a présenté treize contributions, comme auteur ou co-auteur, lors de l’édition 2005 de la conférence « International Electron Devices Meeting » (IEDM) de Washington, du 5 au 7 décembre. Pour l’une d’entre elles, il s’agit de la première présentation mondiale d’une technologie de mémoire flash NOR en 65 nm avec la plus petite cellule (0,042 micron carré). ST a également présenté une nouvelle architecture HBT (transistor bipolaire à hétérojonction), permettant le développement de plates-formes RF en technologie CMOS à faible coût et hautes performances pour les applications les plus exigentes. « L’importance et l’étendue de notre présence à l’édition 2005 de la conférence IEDM démontrent une fois encore les points forts de ST en matière de R&D, sa capacité à être à la pointe de l’innovation et la manière dont la société industrialise des technologies de pointe. », a déclaré Laurent Bosson, vice-président exécutif, technologie et fabrication front-end de ST Microelectronics. « Ce haut niveau d’expertise en recherche témoigne également de la capacité de ST à travailler en coopération étroite avec des partenaires extérieurs, comme l’Alliance Crolles2 ou de grands instituts de recherche dans de nombreux pays. » Confirmant son leadership en mémoires non-volatiles (NVM), ST a présenté une technologie de mémoire flash NOR en 65 nm avec la plus petite cellule du monde (0,042 micron carré) pour des produits de haute performance à 1 bit/cellule ou 2 bits/cellule. Destinée à satisfaire les exigences croissantes de densité et de performance de mémoire flash pour les applications sans fil actuelles, la technologie de ST utilise le cobalt salicide et trois couches de métallisation cuivre pour réaliser le réseau flash NOR en 65 nm avec de la logique CMOS basse tension pour des applications sous 1,8V. Préparant la voie vers de nouvelles plates-formes RF-CMOS de hautes performances à coût optimisé, les chercheurs de ST Crolles ont développé une architecture de transistor HBT (Transistor Bipolaire à Hétérojonction) SiGeC à faible coût pour les deux substrats « bulk » et SOI. Ce nouveau circuit peut être fabriqué en ajoutant seulement quatre masques à la technologie CMOS de base et sa nouvelle conception d’émetteur fragmenté réduit la résistance d’un collecteur totalement implanté. Les nombreuses contributions de ST lors de l’IEDM 2005 ont été précédées par une session plénière, au cours de laquelle Benedetto Vigna, le directeur du groupe MEMS de ST, a présenté la vision de l’entreprise sur les technologies, les produits et les applications MEMS. Des experts de ST ont également été invités à participer aux tables rondes consacrées à l’avenir de la R&D en semiconducteurs et en mémoires non volatiles. Les micro-systèmes électro-mécaniques (MEMS) sont utilisés dans un nombre croissant d’applications automobiles, industrielles, informatiques et d’électronique grand public. Positionnée à l’avant-garde de la recherche et de l’industrialisation des MEMS, la présentation de ST a porté sur de nouveaux marchés et applications, tels que les réseaux de capteurs sans fil, les pilules intelligentes et les laboratoires sur puce, qui bénéficieront de structures mécaniques micro-usinées sur silicium de petites dimensions, à consommation et coût réduits. La technologie de mémoire à changement de phase (PCM) retient de plus en plus l’attention, au titre de meilleure solution pour la prochaine génération de mémoires non volatiles. Deux contributions, préparées par le centre de recherches de ST à Agrate (Italie) en partenariat avec l’Institut polytechnique de Milan, étudient les mécanismes des matériaux chalcogénides amorphes constituant les cellules PCM, et expliquent leurs dynamiques de recouvrement et l’impact de la cristallisation sur la conservation des données. Deux autres contributions traitent des aspects importants de la réduction des dimensions et de la fiabilité des structures de mémoires non volatiles. Un article co-rédigé par ST et des partenaires de l’Institut Polytechnique de Milan révèle une nouvelle technique expérimentale pour étudier les défauts induits par les contraintes dans l’oxyde de silicium. Le second article, préparé conjointement par ST, le CEA-LETI, l’Université de Pise et le CNRS, décrit l’étude du comportement électrique dans des mémoires non-volatiles à piège localisé (DT-NVM) durant la conservation des données, et son impact sur la réduction des dimensions des cellules. ST Crolles, le CEA-LETI et d’autres partenaires de recherche ont présenté une étude sur la fabrication de transistors pMOSFET à germanium contraint et canaux ultra-courts pour technologie CMOS double canal de hautes performances. Les résultats expérimentaux montrent une amélioration sans précédent des gains de mobilité des trous avec un diélectrique de grille fin à k élevé, obtenu par l’optimisation de l’hétérostructure silicium et germanium contraints. Un autre article portant sur la convergence des technologies CMOS et MEMS décrit le transistor MOSFET à grille suspendue comme une architecture possible pour un commutateur à courant intégré avec pente record sous le seuil de 2 mV /décade et une fuite de grille ultra-basse. ST, Philips et Freescale ont présenté conjointement les toutes dernières réalisations de leurs équipes de recherche communes travaillant dans le cadre de l’Alliance Crolles2. Ces travaux comprennent notamment les premières cellules SRAM opérationnelles avec grille TOSI (NiSi Totally Silicided) en technologie CMOS de pointe ; une architecture backend TSHM améliorée pour l’intégration de films diélectriques à faible k en technologie 65 nm et inférieure ; une démonstration des effets de la cuisson à une température supérieure à 475°C sur les dégâts dans les matériaux à base Hf ; et le potentiel de la technologie LSA (« Laser Spike Annealing ») pour la réduction des dimensions CMOS, permettant l’intégration effective d’un circuit en technologie 30 nm sur une plate-forme CMOS « bulk » en 45 nm. STMicroelectronics en bref STMicroelectronics est un leader mondial pour le développement et la réalisation de solutions sur silicium destinées à un grand nombre d'applications. Son expertise du silicium et des systèmes, sa puissance industrielle, son portefeuille de propriétés intellectuelles et ses alliances stratégiques placent ST à l'avant-garde des technologies de systèmes sur puce, et ses produits contribuent pleinement à la convergence des applications et des marchés. STMicroelectronics est coté à la Bourse de New York, de Paris (Euronext) et de Milan. En 2004, ST a réalisé un chiffre d'affaires net de 8,76 milliards de dollars et un résultat net de 601 millions. Des informations complémentaires sont disponibles sur le site www.st.com. |
| |||||||||||||||||
| |  |
| | |
| ||